`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: RHIT_ENG // Engineer: SID THE MAN STAMM // ////////////////////////////////////////////////////////////////////////////////// module v_mux2b2( input wire s, input wire [1:0] a, input wire [1:0] b, output wire [1:0] r ); assign r = (s == 1) ? b : a; endmodule